 芯片設(shè)計、實現(xiàn)與FPGA驗證 |
| 培養(yǎng)目標(biāo) |
通過培訓(xùn)使學(xué)員專項技能水平達到相當(dāng)于中級技術(shù)等級；掌握集成電路基本工藝設(shè)計知識、版圖設(shè)計基礎(chǔ)知識，了解半導(dǎo)體基礎(chǔ)理論，能熟練使用EDA軟件軟件進行基本版圖設(shè)計。
以SOC芯片設(shè)計流程為主線，按照不同崗位的人才技能需求，提供完整的SOC芯片設(shè)計的項目，采用公司化的項目管理方法，由工程經(jīng)驗豐富的工程師和項目經(jīng)理授課并指導(dǎo)，幫助學(xué)員快速、高效掌握SOC芯片設(shè)計流程，根據(jù)職業(yè)目標(biāo)，重點掌握核心工作技能，積累實際項目經(jīng)驗，能夠更好的勝任SOC芯片設(shè)計工程師的職位。 |
| 培養(yǎng)對象 |
1.理工科背景，有志于數(shù)字集成電路設(shè)計工作的學(xué)生和轉(zhuǎn)行人員；
2.需要充電，提升技術(shù)水平和熟悉設(shè)計流程的在職人員；
3.集成電路設(shè)計企業(yè)的員工內(nèi)訓(xùn)。
|
|
| 課程特色 |
| 本課程以工程師職業(yè)技能需求為導(dǎo)向，以積累項目經(jīng)驗為關(guān)鍵，以集成電路項目為核心，端海培訓(xùn)發(fā)展出一套完整的集成電路工程師培訓(xùn)體系，配合項目經(jīng)驗豐富的工程師的理論授課和項目指導(dǎo)，可以幫助學(xué)員快速、高效的掌握集成電路設(shè)計工程師需要的職業(yè)技能，勝任SOC系統(tǒng)設(shè)計工程師、IC設(shè)計工程師、IC驗證工程師、DFT工程師、前端設(shè)計工程師（邏輯綜合、形式驗證、時序分析）、物理設(shè)計工程、版圖設(shè)計工程師、FPGA/ASIC/SOC工程師等職位。 |
| 課程優(yōu)勢 |
| 本課程采用公司化的項目管理方法以及主流的集成電路設(shè)計EDA工具，依據(jù)芯片設(shè)計流程的崗位需求，重點培養(yǎng)設(shè)計、驗證、DFT、物理設(shè)計、時序分析、形式驗證、CAD流程、后端版圖等工作技能。項目實訓(xùn)借助互聯(lián)網(wǎng)，學(xué)員可以收看講師在線視頻直播，及時交流互動。端海免費贈送授課過程中用到安裝了所有工具的虛擬機，您只要打開虛擬機，隨時隨地可以完成老師布置的項目任務(wù)，通過項目實踐練習(xí)，積累項目經(jīng)驗。為每位學(xué)員安排專屬助教，幫助學(xué)員及時解決培訓(xùn)過程中遇到的問題。 |
| 入學(xué)要求 |
|
學(xué)員學(xué)習(xí)本課程應(yīng)具備下列基礎(chǔ)知識：
◆電路系統(tǒng)的基本概念。 |
| 質(zhì)量保證及就業(yè)服務(wù) |
完善的在線職業(yè)技能培訓(xùn)方案，專屬助教一對一服務(wù)，這些措施可以確保每位學(xué)員可以快速、高效的獲得芯片設(shè)計技能，積累項目經(jīng)驗，增加入職機會。12年積累，2000多家就業(yè)合作單位，可以把學(xué)員向企業(yè)內(nèi)部推薦，為學(xué)員求職開辟綠色通道。
|
| 遠程授課 |
為滿足學(xué)員由于時間、地域的限制而無法參加端海的培訓(xùn)，端海網(wǎng)校遠程培訓(xùn)應(yīng)運而生，端海的遠程培訓(xùn)通過專門的遠程上課軟件，能和授課工程師實時互動，能達到和面授一樣的效果。
端海授課老師會免費提供技術(shù)支持，解答學(xué)員疑惑。
|
|
班級規(guī)模及環(huán)境--熱線:4008699035 手機:15921673576( 微信同號) |
|
為了保證培訓(xùn)效果，增加互動環(huán)節(jié)，我們堅持小班授課，每期報名人數(shù)限10人，多余人員安排到下一期進行。 |
|
上課時間和地點 |
| 最近開課時間(周末班/連續(xù)班/晚班）： 芯片實現(xiàn)開班時間：2020年3月16日 |
|
實驗設(shè)備 |
| |
◆課時： 共3個月（每晚9:00到10:00，不影響正常工作）
☆在線遠程直播授課
☆注重質(zhì)量
☆邊講邊練
☆合格學(xué)員免費推薦工作，最新招聘信息，請點擊這兒查看！ |
 |
|
|
實戰(zhàn)演練使用的工具 |
◆ 本課程實戰(zhàn)演練使用Synopsys公司的DC,PT等工具，
和Cadence公司的Encounter,Virtuoso等工具，多工具聯(lián)合從頭至尾強化練習(xí)整個芯片的生成過程，強調(diào)實戰(zhàn)，實戰(zhàn)，還是實戰(zhàn)！
◆ 免費、無保留贈送，教學(xué)過程中使用的Synopsys公司和Cadence公司的全套工具和安裝方法，而且還贈送已經(jīng)在VMware Linux下安裝好的Synopsys公司和Cadence公司的全套工具（這套工具非常珍貴，費了老師很多心血才全部安裝好），讓您隨時隨地，打開電腦就能進行芯片的設(shè)計和練習(xí)！
◆ 贈送每個工具用到的流片廠工藝庫和技術(shù)文件。
◆ 企業(yè)化項目管理方案。
◆ 專屬助教一對一服務(wù)，及時回答學(xué)員學(xué)習(xí)過程中遇到的難題。
|
|
芯片設(shè)計、實現(xiàn)與FPGA驗證 |
第一階段 芯片實現(xiàn)
|
|
Link-To-Layout邏輯綜合；
靜態(tài)時序分析（STA）；
時序驅(qū)動的自動布局布線；
邏輯綜合（Logic Synthesis）；
可測性設(shè)計（DFT）。 |
|
物理綜合；
靜態(tài)時序分析（STA）；
芯片規(guī)劃（Planning）；
時序驅(qū)動的布局布線；
可測性設(shè)計（DFT）；
低功耗設(shè)計。 |
|
物理綜合；
靜態(tài)時序分析（STA）Sign off；
RTL-to-GDS流程；
可測性設(shè)計（DFT）；
低功耗設(shè)計；
IP嵌入設(shè)計。 |
|
第二階段 芯片測試、FPGA設(shè)計與驗證
|
芯片測試基礎(chǔ)；
芯片制造工藝；
芯片測試知識；
芯片測試項目和常用輔助工具；
項目設(shè)計實踐（C）。
|
數(shù)字電路邏輯設(shè)計；
CMOS集成電路設(shè)計原理；
硬件描述語言HDL及FPGA設(shè)計方法；
FPGA現(xiàn)場集成；
項目設(shè)計實踐（C）。
|
|
|
|
首頁 課程表 在線聊 報名 講師 品牌 QQ聊 活動 就業(yè)
