 課程表 聯(lián)系我 在線聊 報(bào)名 付款 我們 QQ聊 |
|
 UVM驗(yàn)證培訓(xùn)班 |
|||
| 班級(jí)規(guī)模及環(huán)境--熱線:4008699035 手機(jī):15921673576( 微信同號(hào)) |
|||
| 每期人數(shù)限3到5人。 | |||
| 上課時(shí)間和地點(diǎn) |
|||
| 最近開課時(shí)間(周末班/連續(xù)班/晚班）：UVM驗(yàn)證培訓(xùn)班：2020年3月16日 | |||
 |
|||
| 實(shí)驗(yàn)設(shè)備 |
|||
|
|||
| 遠(yuǎn)程授課 |
|||
為滿足學(xué)員由于時(shí)間、地域的限制而無法參加端海的培訓(xùn)，端海網(wǎng)校遠(yuǎn)程培訓(xùn)應(yīng)運(yùn)而生，端海的遠(yuǎn)程培訓(xùn)通過專門的遠(yuǎn)程上課軟件，能和授課工程師實(shí)時(shí)互動(dòng)，能達(dá)到和面授一樣的效果。
|
|||
| 實(shí)戰(zhàn)演練使用的工具 |
|||
本課程實(shí)戰(zhàn)演練使用Synopsys公司的DC,PT等工具， 免費(fèi)、無保留贈(zèng)送，教學(xué)過程中使用的Synopsys公司和Cadence公司的全套工具和安裝方法，而且還贈(zèng)送已經(jīng)在VMware Linux下安裝好的Synopsys公司和Cadence公司的全套工具（這套工具非常珍貴，費(fèi)了老師很多心血才全部安裝好），讓您隨時(shí)隨地，打開電腦就能進(jìn)行芯片的設(shè)計(jì)和練習(xí)！ |
|||
 |
|||
| 質(zhì)量保障 |
|||
1、培訓(xùn)過程中，如有部分內(nèi)容理解不透或消化不好，可免費(fèi)在以后培訓(xùn)班中重聽； |
|||
| UVM驗(yàn)證培訓(xùn)班 |
|||
第一階段 |
|||
課程說明： 2.SystemVerilog 語義語法 3.SystemVerilog 并發(fā)操作機(jī)制 4.Object Oriented Programming (OOP) 面向?qū)ο蟮木幊?/p> 5.SystemVerilog 內(nèi)部通信機(jī)制 6.SystemVerilog Assertion 7.功能覆蓋率統(tǒng)計(jì) |
|||
第二階段 SystemVerilog UVM 驗(yàn)證 |
|||
| 課程說明： UVM驗(yàn)證方法學(xué)是針對(duì)數(shù)字電路驗(yàn)證技術(shù)高級(jí)學(xué)員的課程，是數(shù)字電路驗(yàn)證工程師需要掌握的一項(xiàng)高級(jí)技能。該課程不僅是對(duì)UVM驗(yàn)證方法的理論描述，更重要的是對(duì)UVM驗(yàn)證方法學(xué)的理論和用法的歸納，總結(jié)和升華，通過UVM驗(yàn)證方法學(xué)課程的學(xué)習(xí)可以快速成為一名優(yōu)秀的IC驗(yàn)證工程師。 2. UVM 消息服務(wù)機(jī)制 3. UVM 數(shù)據(jù)建模 4. UVM component factory and configuration 5. TLM communication 6. UVM callback 7. UVM sequence and sequencer 8. Advance on UVM phase 9. Register Abstraction Layer (RAL) |
|||
 |
