| Vivado Design Suite 靜態時序分析和 Xilinx 設計約束培訓
Vivado Static Timing Analysis and Xilinx Design Constraints |
培訓特點 |
| 個性化、顧問式培訓，互動式授課，針對實際需求，項目案例教學，實戰項目演示，超級精品小班。 |
| 培訓講師 |
華為，中科院，上海貝爾，中興，Xilinx,Intel英特爾,TI德州儀器，NI公司，Cadence公司,Synopsys，IBM，Altera，Oracle，synopsys，微軟，飛思卡爾，等大型公司高級工程師，項目經理，技術支持專家，曙海教育集團，資深講師。
大多名牌大學，碩士以上學歷，相關技術專業，有豐富的理論素養，十多年實際項目經歷，開發過多個大型項目，熱情，樂于技術分享。針對客戶實際需求，案例教學，邊講邊練，互動式溝通，學有所獲。
更多師資力量信息請參見端海師資團隊，請點擊這兒查看。 |
| 培訓報名與課程定制 |
如果您想學習本課程，請點擊這兒聯系報名老師。
如果您沒找到合適的課程或有特殊培訓需求，請點擊這兒訂制培訓。 |
| 班級規模及環境--熱線:4008699035 手機:15921673576( 微信同號) |
|
每期人數限3到5人。 |
|
開課時間和上課地點 |
上課地點：【上�！浚和瑵髮W(滬西)/新城金郡商務樓(11號線白銀路站) 【深圳分部】：電影大廈(地鐵一號線大劇院站)/深圳大學成教院 【北京分部】：北京中山學院/福鑫大樓 【南京分部】：金港大廈(和燕路) 【武漢分部】：佳源大廈（高新二路） 【成都分部】：領館區1號（中和大道） 【沈陽分部】：沈陽理工大學/六宅臻品 【鄭州分部】：鄭州大學/錦華大廈 【石家莊分部】：河北科技大學/瑞景大廈 【廣州分部】：廣糧大廈 【西安分部】：協同大廈
最近開課時間(周末班/連續班/晚班）： Vivado Design Suite 靜態時序分析和 Xilinx 設計約束培訓開班時間：2020年3月16日 |
|
實驗設備和授課方式 |
☆資深工程師授課
☆注重質量
☆邊講邊練
☆合格學員免費推薦工作
☆合格學員免費頒發相關工程師等資格證書，提升您的職業資質
專注高端培訓15年，端海提供的證書得到本行業的廣泛認可，學員的能力
得到大家的認同，受到用人單位的廣泛贊譽。
★實驗設備請點擊這兒查看★ |
|
最新優惠 |
|
☆請咨詢客服。 |
|
質量保障 |
|
1、培訓過程中，如有部分內容理解不透或消化不好，可免費在以后培訓班中重聽；
2、培訓結束后,授課老師留給學員聯系方式,保障培訓效果,免費提供課后技術支持。
3、培訓合格學員可享受免費推薦就業機會。 |
|
課程大綱 |
| |
|
Who Should Attend?
Engineers who seek advanced training in using Xilinx tools to improve FPGA performance and utilization while also increasing productivity
Course Outline
?1
- Review of the Vivado Design Suite Static Timing Analysis and Xilinx Design Constraints course
- Design Methodology
- Advanced Timing Analysis
- System-Synchronous I/O Constraints
- Source-Synchronous Constraints
- Lab 1:?Advanced I/O Timing
- Introduction to Pblocks
?2
- Floorplanning Techniques
- Lab 2:?Design Analysis and Floorplanning
- Project-Based and Non-Project Batch Design Flows
- Scripting Using the Project-Based and Non-Project Batch Flows
- Lab 3a:?Scripting in the Project-Based Flow
- Lab 3b:?Scripting in the Non-Project Batch Flow
- Appendix: HDL Coding Techniques
|
首頁 課程表 在線聊 報名 講師 品牌 QQ聊 活動 就業