課程大綱： 數(shù)字后端設(shè)計培訓
數(shù)字芯片后端設(shè)計綜述，
內(nèi)容包括芯片設(shè)計和生產(chǎn)的典型流程，
后端設(shè)計的基本環(huán)節(jié), 設(shè)計任務(wù)，
以及介紹如何做好后端設(shè)計。
靜態(tài)時序分析，內(nèi)容包括電路設(shè)計當中靜態(tài)時序分析的原理和特點。
學習如何在后端設(shè)計中使用PrimeTime定義時鐘、
確定輸入輸出的延遲、
處理電路中的例外情況、
復(fù)雜設(shè)計分析的原則和方法，
及其在后端設(shè)計中的具體應(yīng)用；
測試設(shè)計，內(nèi)容包含數(shù)字芯片設(shè)計中常見的測試任務(wù)及其相應(yīng)的解決方案。
學習使用DFT Compiler進行RTL/門級的DRC檢查和異常處理，
掃描鏈的規(guī)劃和插入，
測試協(xié)議的生成和使用Tetramax產(chǎn)生/驗證掃描測試向量。
此外，課程還包含使用MBISTArchitect插入內(nèi)存的測試電路，
以及常用硬核的系統(tǒng)級測試設(shè)計。
邊界掃描設(shè)計，內(nèi)容包含邊界掃描的原理和工程實現(xiàn)。
學習如何使用BSDArchitect插入邊界掃描電路，
生成測試向量和通過邊界掃描電路實現(xiàn)芯片的掃描測試、內(nèi)存測試和硬核測試。
形式驗證，內(nèi)容包含形式驗證的原理及其在后端設(shè)計中的應(yīng)用。
學習網(wǎng)表的預(yù)處理，F(xiàn)ormality的設(shè)置和不匹配點的分析與跟蹤。
布局布線，內(nèi)容包含封裝的選擇，芯片功耗和芯片電源電壓降分析，
布局布線的任務(wù)和流程。
學習如何使用SoC Encounter進行版圖規(guī)劃、
模塊級元件布局和布線、
時鐘樹的綜合、DRC檢查和異常處理、
時序分析和常用處理方法，以及GDS文件生成。
加入高級會員獲得助教答疑
