|
![]() |
|||
![]() |
|||
本課程講授基于Synopsys EDA tools構(gòu)成的ASIC/SOC數(shù)字電路前端開發(fā)流程,學(xué)員通過運(yùn)用數(shù)字邏輯、硬件描述語言完成一個(gè)中等規(guī)模的專題項(xiàng)目設(shè)計(jì),在課程過程中掌握數(shù)字集成電路的coding、仿真、綜合、靜態(tài)時(shí)序分析、可測性設(shè)計(jì)、一致性驗(yàn)證等一系列數(shù)字電路前端流程中的設(shè)計(jì)技巧,最終使學(xué)員達(dá)到能獨(dú)立完成中等規(guī)模電路模塊的前端設(shè)計(jì)水平。模擬前端設(shè)計(jì)當(dāng)中建模、模擬、驗(yàn)證、優(yōu)化,以及模擬電路設(shè)計(jì)中的測試電路技術(shù)和可測性設(shè)計(jì)技術(shù)和最新的亞微米CMOS電路設(shè)計(jì)技術(shù),通過多個(gè)專題實(shí)驗(yàn)幫助學(xué)員熟悉模擬設(shè)計(jì)流程,提升學(xué)員分析、設(shè)計(jì)、優(yōu)化、測試電路的能力。 |
|||
![]() |
|||
幫助學(xué)員熟悉并掌握典型數(shù)字ASIC/SOC芯片前端開發(fā)流程和設(shè)計(jì)技巧,以及相關(guān)設(shè)計(jì)軟件的使用,課程結(jié)束后學(xué)員可積累相當(dāng)于1年左右的實(shí)際工作經(jīng)驗(yàn),能夠獨(dú)立完成ASIC/SOC中等模塊的設(shè)計(jì)。 以SOC芯片設(shè)計(jì)流程為主線,按照不同崗位的人才技能需求,提供完整的SOC芯片設(shè)計(jì)的項(xiàng)目,采用公司化的項(xiàng)目管理方法,由工程經(jīng)驗(yàn)豐富的工程師和項(xiàng)目經(jīng)理授課并指導(dǎo),幫助學(xué)員快速、高效掌握SOC芯片設(shè)計(jì)流程,根據(jù)職業(yè)目標(biāo),重點(diǎn)掌握核心工作技能,積累實(shí)際項(xiàng)目經(jīng)驗(yàn),能夠更好的勝任SOC芯片設(shè)計(jì)工程師的職位。 |
|||
![]() |
|||
本課程以工程師職業(yè)技能需求為導(dǎo)向,以積累項(xiàng)目經(jīng)驗(yàn)為關(guān)鍵,以集成電路項(xiàng)目為核心,端海培訓(xùn)發(fā)展出一套完整的集成電路工程師培訓(xùn)體系,配合項(xiàng)目經(jīng)驗(yàn)豐富的工程師的理論授課和項(xiàng)目指導(dǎo),可以幫助學(xué)員快速、高效的掌握集成電路設(shè)計(jì)工程師需要的職業(yè)技能,勝任SOC系統(tǒng)設(shè)計(jì)工程師、IC設(shè)計(jì)工程師、IC驗(yàn)證工程師、DFT工程師、前端設(shè)計(jì)工程師(邏輯綜合、形式驗(yàn)證、時(shí)序分析)、物理設(shè)計(jì)工程、版圖設(shè)計(jì)工程師、FPGA/ASIC/SOC工程師等職位。 | |||
![]() |
|||
本課程采用公司化的項(xiàng)目管理方法以及主流的集成電路設(shè)計(jì)EDA工具,依據(jù)芯片設(shè)計(jì)流程的崗位需求,重點(diǎn)培養(yǎng)設(shè)計(jì)、驗(yàn)證、DFT、物理設(shè)計(jì)、時(shí)序分析、形式驗(yàn)證、CAD流程、后端版圖等工作技能。項(xiàng)目實(shí)訓(xùn)借助互聯(lián)網(wǎng),學(xué)員可以收看講師在線視頻直播,及時(shí)交流互動(dòng)。端海免費(fèi)贈(zèng)送授課過程中用到安裝了所有工具的虛擬機(jī),您只要打開虛擬機(jī),隨時(shí)隨地可以完成老師布置的項(xiàng)目任務(wù),通過項(xiàng)目實(shí)踐練習(xí),積累項(xiàng)目經(jīng)驗(yàn)。為每位學(xué)員安排專屬助教,幫助學(xué)員及時(shí)解決培訓(xùn)過程中遇到的問題。 | |||
![]() |
|||
有數(shù)字電路設(shè)計(jì)和硬件描述語言的基礎(chǔ)或自學(xué)過相關(guān)課程。 |
|||
![]() |
|||
為了保證培訓(xùn)效果,增加互動(dòng)環(huán)節(jié),我們堅(jiān)持小班授課,每期報(bào)名人數(shù)限10人,多余人員安排到下一期進(jìn)行。 | |||
![]() |
|||
完善的在線職業(yè)技能培訓(xùn)方案,專屬助教一對一服務(wù),這些措施可以確保每位學(xué)員可以快速、高效的獲得芯片設(shè)計(jì)技能,積累項(xiàng)目經(jīng)驗(yàn),增加入職機(jī)會(huì)。12年積累,2000多家就業(yè)合作單位,可以把學(xué)員向企業(yè)內(nèi)部推薦,為學(xué)員求職開辟綠色通道。 |
|||
![]() |
|||
最近開課時(shí)間:IC設(shè)計(jì)工程師培訓(xùn)班:2020年3月16日 | |||
![]() |
|||
![]() |
|||
為滿足學(xué)員由于時(shí)間、地域的限制而無法參加端海的培訓(xùn),端海網(wǎng)校遠(yuǎn)程培訓(xùn)應(yīng)運(yùn)而生,端海的遠(yuǎn)程培訓(xùn)通過專門的遠(yuǎn)程上課軟件,能和授課工程師實(shí)時(shí)互動(dòng),能達(dá)到和面授一樣的效果。
|
|||
![]() |
|||
|
|||
![]() |
|||
【趙老師】 大規(guī)模集成電路設(shè)計(jì)專家,10多年超大規(guī)模電路SOC芯片設(shè)計(jì)和版圖設(shè)計(jì)經(jīng)驗(yàn),參與過DSP、GPU、DTV、WIFI、手機(jī)芯片、物聯(lián)網(wǎng)芯片等芯片的研發(fā)。精通CMOS工藝流程、版圖設(shè)計(jì)和布局布線,精通SOC芯片 設(shè)計(jì)和版圖設(shè)計(jì)的各種EDA工具(如:DC/Prime Time/Encounter/Virtuoso/Calibre/Dracula/Assura),具有豐富的SOC芯片設(shè)計(jì)、驗(yàn)證、DFT、PD、流片經(jīng)驗(yàn)。 熟練掌握版圖設(shè)計(jì)規(guī)則并進(jìn)行驗(yàn)證及修改;熟練掌握Unix/Linux操作系統(tǒng);熟悉CMOS設(shè)計(jì)規(guī)則、物理設(shè)計(jì)以及芯片的生產(chǎn)流程與封裝。 【王老師】 資深I(lǐng)C工程師,十幾年集成電路IC設(shè)計(jì)經(jīng)驗(yàn),精通chip的規(guī)劃、數(shù)字layout、analog layout和特殊電路layout。先后主持和參與了近三百顆CHIP的設(shè)計(jì)與版圖Layout工作,含MCU芯片、DSP芯片、LED芯片、視頻芯片、GPU芯片、通信芯片、LCD芯片、網(wǎng)絡(luò)芯片、手機(jī)芯片等等。 從事過DAC、ADC、RF、OP、PLL、PLA、LNA、ESD、ROM、RAM等多種制程analog&digital的電路IC設(shè)計(jì),熟練掌握1.8V,3.3V,5V,18V,25V,40V等各種高低壓混合電路的IC設(shè)計(jì)。 【張老師】 從事數(shù)字集成電路設(shè)計(jì)10余年,精通CMOS工藝流程、版圖設(shè)計(jì)和布局布線,精通VERILOG,VHDL語言, 擅長芯片前端設(shè)計(jì)和復(fù)雜項(xiàng)目實(shí)施的規(guī)劃管理,其領(lǐng)導(dǎo)開發(fā)的芯片已成功應(yīng)用于數(shù)個(gè)國際知名芯片廠商之產(chǎn)品中。豐富的芯片開發(fā)經(jīng)驗(yàn),對于現(xiàn)今主流工藝下的同步數(shù)字芯片設(shè)計(jì)技術(shù)和流程有良好把握。長期專注于內(nèi)存控制器等產(chǎn)品的研發(fā),擁有數(shù)顆規(guī)模超過百萬門的數(shù)字芯片成功流片經(jīng)驗(yàn). ★更多師資力量請見端海師資團(tuán)隊(duì)。 |
|||
![]() |
|||
◆ 本課程實(shí)戰(zhàn)演練使用Synopsys公司的DC,PT等工具, ◆ 免費(fèi)、無保留贈(zèng)送,教學(xué)過程中使用的Synopsys公司和Cadence公司的全套工具和安裝方法,而且還贈(zèng)送已經(jīng)在VMware Linux下安裝好的Synopsys公司和Cadence公司的全套工具(這套工具非常珍貴,費(fèi)了老師很多心血才全部安裝好),讓您隨時(shí)隨地,打開電腦就能進(jìn)行芯片的設(shè)計(jì)和練習(xí)!
|
|||
數(shù)字集成電路IC設(shè)計(jì)工程師培訓(xùn)班(SOC芯片設(shè)計(jì)實(shí)戰(zhàn))課程大綱 |
|||
|