 課程表 聯(lián)系我 在線聊 報名 付款 我們 QQ聊 |
|
| 數(shù)字集成電路前端設計培訓班 | |||
 課程目標 |
|||
通過本課程的學習，使學員在掌握數(shù)字集成電路設計的基本要領，熟悉操作系統(tǒng)和硬件描述語言HDL,熟練使用邏輯綜合仿真工具和仿真工具，并學會IC設計公司的團隊分工與合作，相當于一年以上的數(shù)字電路設計水平和經(jīng)驗。 |
|||
| 課程特色 |
|||
| 本課程以工程師職業(yè)技能需求為導向，以積累項目經(jīng)驗為關鍵，以集成電路項目為核心，端海培訓發(fā)展出一套完整的集成電路工程師培訓體系，配合項目經(jīng)驗豐富的工程師的理論授課和項目指導，可以幫助學員快速、高效的掌握集成電路設計工程師需要的職業(yè)技能，勝任SOC系統(tǒng)設計工程師、IC設計工程師、IC驗證工程師、DFT工程師、前端設計工程師（邏輯綜合、形式驗證、時序分析）、物理設計工程、版圖設計工程師、FPGA/ASIC/SOC工程師等職位。 | |||
| 課程優(yōu)勢 |
|||
| 本課程采用公司化的項目管理方法以及主流的集成電路設計EDA工具，依據(jù)芯片設計流程的崗位需求，重點培養(yǎng)設計、驗證、DFT、物理設計、時序分析、形式驗證、CAD流程、后端版圖等工作技能。項目實訓借助互聯(lián)網(wǎng)，學員可以收看講師在線視頻直播，及時交流互動。端海免費贈送授課過程中用到安裝了所有工具的虛擬機，您只要打開虛擬機，隨時隨地可以完成老師布置的項目任務，通過項目實踐練習，積累項目經(jīng)驗。為每位學員安排專屬助教，幫助學員及時解決培訓過程中遇到的問題。 | |||
| 培養(yǎng)對象 |
|||
| 1.理工科背景，有志于數(shù)字集成電路設計工作的學生和轉行人員； 2.需要充電，提升技術水平和熟悉設計流程的在職人員； 3.集成電路設計企業(yè)的員工內訓。 |
|||
| 入學要求 |
|||
學員學習本課程應具備下列基礎知識： |
|||
 |
|||
| 質量保證及就業(yè)服務 |
|||
| 完善的在線職業(yè)技能培訓方案，專屬助教一對一服務，這些措施可以確保每位學員可以快速、高效的獲得芯片設計技能，積累項目經(jīng)驗，增加入職機會。12年積累，2000多家就業(yè)合作單位，可以把學員向企業(yè)內部推薦，為學員求職開辟綠色通道。 |
|||
| 遠程授課 |
|||
為滿足學員由于時間、地域的限制而無法參加端海的培訓，端海網(wǎng)校遠程培訓應運而生，端海的遠程培訓通過專門的遠程上課軟件，能和授課工程師實時互動，能達到和面授一樣的效果。
|
|||
| 上課時間和地點 |
|||
| 最近開課時間： 數(shù)字集成電路前端：2020年3月16日 | |||
| 實驗設備 |
|||
|
|||
| 師資團隊 |
|||
| 【趙老師】 大規(guī)模集成電路設計專家，10多年超大規(guī)模電路SOC芯片設計和版圖設計經(jīng)驗，參與過DSP、GPU、DTV、WIFI、手機芯片、物聯(lián)網(wǎng)芯片等芯片的研發(fā)。精通CMOS工藝流程、版圖設計和布局布線，精通SOC芯片 設計和版圖設計的各種EDA工具（如：DC/Prime Time/Encounter/Virtuoso/Calibre/Dracula/Assura），具有豐富的SOC芯片設計、驗證、DFT、PD、流片經(jīng)驗。 熟練掌握版圖設計規(guī)則并進行驗證及修改；熟練掌握Unix/Linux操作系統(tǒng)；熟悉CMOS設計規(guī)則、物理設計以及芯片的生產流程與封裝。 【王老師】 資深IC工程師，十幾年集成電路IC設計經(jīng)驗，精通chip的規(guī)劃、數(shù)字layout、analog layout和特殊電路layout。先后主持和參與了近三百顆CHIP的設計與版圖Layout工作,含MCU芯片、DSP芯片、LED芯片、視頻芯片、GPU芯片、通信芯片、LCD芯片、網(wǎng)絡芯片、手機芯片等等。 從事過DAC、ADC、RF、OP、PLL、PLA、LNA、ESD、ROM、RAM等多種制程analog&digital的電路IC設計， 熟練掌握1.8V，3.3V,5V,18V,25V，40V等各種高低壓混合電路的IC設計。 【張老師】 從事數(shù)字集成電路設計10余年，精通CMOS工藝流程、版圖設計和布局布線，精通VERILOG,VHDL語言， 擅長芯片前端設計和復雜項目實施的規(guī)劃管理，其領導開發(fā)的芯片已成功應用于數(shù)個國際知名芯片廠商之產品中。豐富的芯片開發(fā)經(jīng)驗，對于現(xiàn)今主流工藝下的同步數(shù)字芯片設計技術和流程有良好把握。長期專注于內存控制器等產品的研發(fā)，擁有數(shù)顆規(guī)模超過百萬門的數(shù)字芯片成功流片經(jīng)驗. ★更多師資力量請見端海師資團隊。 |
|||
| 實戰(zhàn)演練使用的工具和實驗介紹 |
|||
◆ 本課程實戰(zhàn)演練使用Synopsys公司的DC,PT等工具， ◆ 免費、無保留贈送，教學過程中使用的Synopsys公司和Cadence公司的全套工具和安裝方法，而且還贈送已經(jīng)在VMware Linux下安裝好的Synopsys公司和Cadence公司的全套工具（這套工具非常珍貴，費了老師很多心血才全部安裝好），讓您隨時隨地，打開電腦就能進行芯片的設計和練習！ |
|||
 |
|||
| 數(shù)字集成電路前端設計培訓班 |
|||
1. Unix/Linux操作系統(tǒng)使用 重點講解數(shù)字電路設計的綜合技術的基本概念，綜合流程和工程經(jīng)驗，使學員掌握基于synopsys DC的綜合技巧。
內容包括：
綜合機理的分析；組合電路和時序電路實現(xiàn)規(guī)則和實例分析；基于tcl綜合的流程,優(yōu)化處理和調試技術；綜合處理與后端流程的聯(lián)系；可綜合代碼技術；需深入研究的內容；LPC 接口模塊綜合實驗
ASIC 靜態(tài)時序分析技術
介紹靜態(tài)時序分析技術；使學員掌握基于Synopsysy PrimeTime的靜態(tài)時序分析技術。
內容包括：
背景分析；電路時序分析的基礎內容；工具的使用；靜態(tài)時序分析模式選擇；注意事項及需深入研究的內容；LPC接口模塊實驗
21、VLSI系統(tǒng)的設計方法學。時序分析法、基于Snopsys EDA Tools Chain實現(xiàn)的完整ASIC設計流程、數(shù)字設計庫的介紹，分析、創(chuàng)建，及使用。 22、編碼及仿真技巧。編碼規(guī)范、RTL驗證仿真技術、門級仿真技術。 23、ASIC設計流程的高級話題。例如跨時鐘域信號的處理，同步撫慰電路設計及相關流程處理等設計技巧。 |
